加密算法论文提纲

基于AES算法的加密UART IP核设计与实现

摘要：在当今信息化时代,信息安全问题已然成为不容忽视的严峻问题。信息加密作为保障信息安全的核心技术,在保障数据通信安全中占据着重要的地位。目前信息加密的实现方式主要有软件和硬件两种,而软件实现方式在执行效率上无法满足人们对信息安全的需求。因此开展串行通信接口的硬件加密研究对保障信息安全有着重要的现实意义。本论文在深入研究分组加密算法原理以及串行通信接口的基础上,对比分析DES、3DES和AES算法的性能,选定性能最优的AES算法作为本设计的加密算法,确定UART为本设计的串行通信接口,设计了一个支持AES-128、兼容APB总线标准、功能可配置的加密UART IP核。根据串行通信的安全性需求分析,确定了加密UART IP核的研究目标及整体设计方案。在AES算法的设计中,采用32位数据位宽的硬件结构,从整体结构、模块、运算单元等级别运用资源共享技术实现不同程度的面积优化。AES算法执行过程通过状态机控制,保证加密和解密过程能够有序进行。字节代换模块采用循环展开S-box字节运算,实现了面积与性能的折中处理。在S-box运算模块中采用有限域GF（2~8）降阶转换到复合域GF[（2~4）~2]计算的优化方法,有效降低计算复杂度,提高算法执行速度。针对列混合与逆列混合中的复杂运算,通过共用同一固定系数矩阵实现逻辑资源的优化。密钥扩展模块通过共享轮变换中的字节代换模块实现了面积优化。在UART串行通信接口设计中,采用直接频率合成技术产生更精确的波特率同步时钟,通过16级深度同步FIFO提高数据传输效率,最终实现了支持红外接口协议的可配置串行通信接口。在Questasim中进行功能验证,通过对比C++算法模型的仿真结果提高验证准确性。在确保两者结果一致后,利用Xilinx FPGA硬件平台完成了IP核的原型验证,结果表明其消耗了2162个LUT,仅占板上资源的10.39%,AES算法吞吐量达到250Mbps,实现了AES算法在串行通信应用场合中面积与性能的平衡,符合预期设计目标。 

关键词：加密算法;

文章目录

摘要

ABSTRACT

符号对照表

缩略语对照表

第一章 绪论

    1.1 课题研究背景与意义

    1.2 国内外研究现状

        1.2.1 加密算法发展现状

        1.2.2 串行通信发展现状

    1.3 论文主要研究内容与结构安排

第二章 课题背景理论的研究

    2.1 APB总线协议

    2.2 UART通信协议

        2.2.1 UART通信原理

        2.2.2 RS-232接口标准

    2.3 分组加密算法

        2.3.1 分组加密工作模式

        2.3.2 分组加密算法对比

        2.3.3 AES加解密过程

    2.4 本章小结

第三章 加密UART IP核整体设计方案

    3.1 加密UART IP核设计目标

    3.2 加密UART IP核总体架构

    3.3 AES加密算法总体方案

    3.4 加密UART IP核设计方案

        3.4.1 IP核端口定义

        3.4.2 IP核内部寄存器

    3.5 本章小结

第四章 加密UART IP核的设计

    4.1 APB总线接口设计

    4.2 AES加密算法设计

        4.2.1 字节代换和逆字节代换

        4.2.2 行移位和逆行移位

        4.2.3 列混合和逆列混合

        4.2.4 密钥扩展模块

        4.2.5 状态机控制模块

    4.3 UART通信接口设计

        4.3.1 同步FIFO模块

        4.3.2 波特率时钟产生模块

        4.3.3 发送模块

        4.3.4 接收模块

        4.3.5 中断控制模块

        4.3.6 IrDA接口模块设计

    4.4 本章小结

第五章 加密UART IP核的仿真与验证

    5.1 APB总线接口仿真

    5.2 AES加密功能仿真

        5.2.1 AES运算模块仿真

        5.2.2 AES加密功能仿真

        5.2.3 AES解密功能仿真

    5.3 UART通信功能仿真

        5.3.1 波特率功能仿真

        5.3.2 数据收发功能仿真

        5.3.3 IrDA接口功能仿真

    5.4 FPGA原型验证

        5.4.1 验证平台及流程

        5.4.2 加解密收发测试

    5.5 仿真总结与性能分析

        5.5.1 仿真总结

        5.5.2 性能分析

        5.5.3 指标对比

    5.6 本章小结

第六章 总结与展望

    6.1 总结

    6.2 展望

参考文献

[1]DES加密算法的实现[J]. 曾清扬.  网络安全技术与应用. 2019(07)

[2]DES分组加密算法的分析研究与应对策略[J]. 贾俊.  信息通信. 2019(06)

[3]一种优化的AES算法及其FPGA实现[J]. 张伟,高俊雄,王耘波,武文斌.  计算机与数字工程. 2017(03)

[4]UART测试技术研究[J]. 李盛杰.  计算机与数字工程. 2017(03)

[5]浅谈RS232和RS485串行通讯[J]. 吴皓月,李旭东,赵亮.  中国新通信. 2016(20)

[6]资源共享的并行AES加密/解密算法及实现研究[J]. 江碧嫦.  无线互联科技. 2016(12)

[7]基于FPGA的高性能3DES算法实现[J]. 朱欣欣,李树国.  微电子学与计算机. 2015(09)

[8]浅谈对称加密算法与非对称加密算法的应用[J]. 高明.  电子世界. 2015(15)

[9]并行AES算法加密解密电路的高效实现[J]. 李冬冬,杨军.  微电子学与计算机. 2015(03)

[10]基于AMBA总线的3DES算法IP核的设计与实现[J]. 王澧,张玲,屈凌翔.  电子与封装. 2015(01)