机内测试论文提纲,功率测量论文提纲

一种通信设备机内测试系统的硬件电路设计

摘要：随着信息技术和半导体工艺的发展与进步,装备中集成电路的占比越来越高。为了保证装备的可靠性及安全性,可测性设计成为电路设计中必须考虑的一个步骤。通信系统作为直接决定装备能否正常工作的核心模块,因此设计针对通信设备的机内测试系统十分必要。机内测试的目的是将故障定位到外场或内场可更换单元,进而快速的完成对故障单元的更换,保障装备的作战能力。本文基于以上背景,从机内测试的角度研究了通信设备的内部构成,设计了一种应用于通信设备故障诊断的机内测试系统的硬件平台。所设计的机内测试系统融合了数字电路的边界扫描测试方式与传统模拟信号参数测量方式,主要研究内容如下:1.通过分析机内测试的特点以及通信设备的测试需求,并将GJB2547A-2012《装备测试性工作通用要求》纳入设计指导,给出了通信设备机内测试系统的架构并完成了硬件平台总体方案的设计。2.基于Xilinx全可编程SOC芯片,完成了BIT（Built-in Test）系统的串行总线协议和BIT主系统中PL（Programmable Logic）的逻辑电路设计,实现了主系统与各测试分系统单元的通信、主系统与上位机的通信以及故障显示等功能。3.针对测试需求中的无源测试点,设计了模拟BITE（Built-in Test Equipment）、中频BITE和射频BITE电路。首先使用8通道ADC对低频和直流信号进行循环监测。然后基于带通采样和正交解调理论,在FPGA中完成了中频调制信号的数字下变频和抽取滤波。最后依据等精度测频原理和TRMS功率测量方法,设计了分频和检波电路,实现了射频信号功率和频率的测量。4.基于IEEE1149.1协议标准,设计了有源测试点的数字BITE测试分系统。覆盖的可测指令包括IDCODE、SAMPLE/PRELOAD、EXTEST、HIGHZ等。同时设计了可模拟故障的待测电路和扫描链路,完成了对数字模块的边界扫描测试控制器的测试功能验证。论文最后使用标准信号源模拟通信设备中的测试点信号,同时通过上位机软件下发测试命令,对所设计的机内测试系统硬件平台进行了全性能指标测试。测试结果表明硬件平台能够稳定工作且各BITE分系统的测试结果均达到指标要求,本文的设计达到预期的目标。 

关键词：机内测试;功率测量;

文章目录

摘要

abstract

第一章 绪论

    1.1 研究工作的背景与意义

    1.2 国内外研究历史与现状

        1.2.1 机内测试技术的发展现状

        1.2.2 边界扫描测试技术的发展现状

    1.3 主要研究内容与章节安排

第二章 机内测试系统硬件总体方案设计

    2.1 机内测试系统的设计流程

    2.2 通信设备结构和机内测试需求分析

        2.2.1 通信设备的电路结构

        2.2.2 通信设备的机内测试需求分析

    2.3 机内测试系统硬件平台整体设计方案

        2.3.1 机内测试系统参数和工作模式

        2.3.2 机内测试系统的结构设计

        2.3.3 机内测试系统硬件平台设计方案

    2.4 BIT主系统的设计方案

        2.4.1 BIT主系统的功能模块结构

        2.4.2 主控制器方案与器件选型

        2.4.3 BIT主系统的数据传输方案

        2.4.4 BIT主系统的逻辑电路设计

    2.5 本章小结

第三章 模拟信号的机内测试设计与实现

    3.1 模拟BITE测试模块设计

        3.1.1 模拟BITE硬件电路设计

        3.1.2 FPGA的逻辑电路设计

    3.2 中频BITE测试模块设计

        3.2.1 正交调制解调理论研究

        3.2.2 中频BITE电路设计方案

        3.2.3 数字下变频和抽取滤波

    3.3 射频BITE测试模块设计

        3.3.1 功率和频率测量方法研究

        3.3.2 射频BITE硬件电路设计

        3.3.3 FPGA的逻辑电路设计

    3.4 本章小结

第四章 数字电路的边界扫描测试设计与实现

    4.1 边界扫描测试技术的基本原理

    4.2 JTAG端口的电路结构

        4.2.1 TAP和 TAP控制器

        4.2.2 指令寄存器与测试指令集

        4.2.3 数据寄存器和边界扫描单元

        4.2.4 JTAG端口的BSDL描述

    4.3 数字电路测试整体设计方案

        4.3.1 数字BITE测试模块电路

        4.3.2 测试链路及网表输出

    4.4 数字BITE模块逻辑设计

        4.4.1 数字测试命令结构设计

        4.4.2 BST控制器的TMS信号生成

        4.4.3 TDI信号生成和TDO信号存储

    4.5 本章小结

第五章 测试与验证

    5.1 测试与验证实验环境介绍

    5.2 BIT系统串行总线逻辑验证

        5.2.1 BIT主系统逻辑验证

        5.2.2 BIT分系统数据收发逻辑验证

    5.3 BITE模块逻辑验证与指标测试

        5.3.1 模拟BITE测试与验证

        5.3.2 数字BITE测试与验证

        5.3.3 中频BITE测试与验证

        5.3.4 射频BITE测试与验证

    5.4 本章小结

第六章 总结与展望

致谢

参考文献

[1]一种便携式射频功率测量模块的设计[J]. 吴维,王亚东.  仪器仪表用户. 2019(05)

[2]通信系统中射频功率测量的应用[J]. 苗亮.  计算机产品与流通. 2019(02)

[3]航电系统通信终端的机内测试设计[J]. 赵大伟.  通讯世界. 2018(02)

[4]基于机内测试和自动测试设备联合工作的鱼雷测试虚警率验证试验方法[J]. 高江,贺成刚,许鸿锐.  鱼雷技术. 2014(06)

[5]AM信号正交解调方法的性能分析[J]. 张勇,许忆南.  电子世界. 2013(13)

[6]BIT设计与发展综述[J]. 董今朝,谢永成,李光升,魏宁.  微型机与应用. 2012(21)

[7]基于贝叶斯信息融合的解析余度辅助机内测试决策[J]. 池程芝,章卫国,刘小雄.  控制与决策. 2012(10)

[8]基于信息熵的机内测试诊断策略优化技术[J]. 张陟,王伟平,李宇.  计算机测量与控制. 2012(07)

[9]基于IEEE1149.1标准的边界扫描控制器的设计[J]. 高艳辉,赵蕙,肖铁军.  计算机测量与控制. 2010(11)